Микросхема КР531РУ10 представляет собой регистровую память на 16 слов по 5 бит, работающую по принципу FIFO (First In - First Out). Микросхема памяти FIFO предназначена для обработки данных на частотах от до 10 МГц в параллельном битовом формате, слово за словом.

Выходы с тремя состояниями контролируются входом разрешения OE (активный уровень низкий).

Чтение и запись осуществляются независимо с использованием асинхронных тактовых входов CLKA, CLKB и SRD.

Данные могут быть записаны в массив при переходе от низкого уровня к высокому на любом тактовом входе загрузки (CLKA или CLKB).

Запись данных в микросхему КР531РУ10 может быть выполнена одним из двух способов:

• В применениях, не требующих стробированного управления тактового сигнала, наилучшие результаты достигаются путем подачи тактового сигнала на один из входов CLKA или CLKB, при этом на другой тактовый вход подается высокий уровень.
• В приложениях, где требуется синхронизация со стробированием один из выводов CLKA/CLKB используется в качестве строба, а другой для подачи тактового сигнала.

Входы CLKA и CLKB могут использоваться взаимозаменяемо как в качестве строба, так и для подачи тактового сигнала.

Данные могут быть считаны из массива при переходе от низкого уровня к высокому на тактовом входе (стробе) чтения SRD.

Подача низкого логического уровня на вход сброса CLR очищает все регистры микросхемы (лог. 0).

Состояние микросхемы КР531РУ10 контролируется тремя выходами:

• IR (готовность входа) - отслеживает состояние последнего места в памяти и сигнализирует о заполнении памяти. Данный выход находится в состоянии высокого уровня, когда микросхема готова к приёму новых данных.
   
• RQ (выход запроса) - также отслеживает состояние последнего места в памяти FIFO. Он генерирует импульс низкого логического уровня, синхронизированного с внутренним тактовым импульсом, когда место в памяти свободно.
   
• OR (готовность выхода) - находится в высоком состоянии, когда первое место в памяти содержит допустимые данные и вход SRD также находится в активном состоянии высокого уровня. Когда SRD переходит в низкое состояние, OR переходит в низкое состояние и остается в нем до тех пор, пока в первом месте в памяти не появятся новые допустимые данные. Первое место в памяти определяется как место, откуда данные поступают на выходы.