Микросхема К561ИР12 содержит регистровую память 4х4, дешифратор записи адреса, два отдельных дешифратора считывания адресов и две выходных шины с Z-состоянием, которые упрощают присоединение устройства к системам с шинной организацией.

Четырёхразрядная входная шина (D0-D3) одинарная, выходная шина двойная - слово А и слово B (Q0-Q3). Считывание данных из регистров на выходные шины A и B независимое, запись со входа также независимая.

Если на входе разрешения записи WE высокий уровень то запись четырёхразрядного слова происходит по адресу, заданному на адресных входах E0, E1, по фронту импульса на тактовом входе C. При низком уровне на входе WE данные со входов D0-D3 не воспринимаются.

Считывание информации на выходы A и B происходит по фронту тактового импульса только в том случае, если на входах REA и REB соответственно установлены высокие уровни сигналов. При низких уровнях сигналов на этих входах выходы A и B переводятся в Z-состояние. Адреса считываемых слов задаются входами R0A, R1A и R0B, R1B для выходов A и B соответственно.

Запись четырёхразрядного слова в произвольную ячейку микросхемы К561ИР12 и считывание двух других произвольных ячеек на выходные шины An и Bn может происходить одновременно, что позволяет строить устройства памяти с высокой скоростью доступа.

Микросхема К561ИР12А представляет собой многопортовый регистр 4х4 бит.

Входные и выходные уровни сигналов зависят от напряжения питания и, в общем случае, соответствуют таковым у других микросхем серий КМОП-логики.