Микросхема К561ИЕ9 представляет собой счётчик-делитель на 8 с дешифратором на выходе.

Входные и выходные уровни сигналов зависят от напряжения питания и, в общем случае, соответствуют таковым у других микросхем серий КМОП-логики.

Внутренняя схема К561ИЕ9 содержит четырёхкаскадный счётчик Джонсона и дешифратор, который преобразует двоичный код в позиционный сигнал, появляющийся последовательно на каждом выходе Q0-Q7. Высокий уровень на каждом выходе появляется только на период тактового импульса.

Если на входе разрешения счета CE присутствует низкий уровень, счёт идет синхронно с положительным перепадом на тактовом входе CLOCK. При высоком (запрещающем) уровне на входе CE счёт останавливается.

При высоком уровне на входе сброса RESET все триггеры счётчика сбрасываются в ноль и на выходе Q0 устанавливается активный высокий уровень.

Положительный фронт выходного сигнала переноса на выходе Cout появляется через 8 периодов тактовой последовательности и может использоваться как тактовый сигнал для последующего счётчика.

Работа микросхемы К561ИЕ9 аналогична К561ИЕ8 за исключением коэффициента пересчета: у ИЕ8 коэффициент 10, у ИЕ9 - 8.

При подаче напряжения питания и отсутствии импульса сброса триггеры микросхемы могут стать в произвольное состояние, не соответствующее разрешенному состоянию счетчика. Однако в микросхемах К561ИЕ8/ИЕ9 есть специальная цепь формирования разрешенного состояния счетчика, и при подаче тактовых импульсов счетчик через несколько тактов перейдет в нормальный режим работы. Поэтому в делителях частоты, в которых точная фаза выходного сигнала не важна, допустимо не подавать на входы RESET микросхем импульсы начальной установки.